Синхронные и асинхронные триггеры: в чем разница?
Синхронные устройства имеют только логические (или по-другому – информационные) входы. Асинхронные механизмы срабатывают сразу, как только получили сигнал. Они не ждут, пока пройдёт временная задержка в тех элементах, которые образуют триггер. Асинхронный D-триггер не работает как устройство в обычном понимании. Благодаря этому он имеет один несомненный плюс: всегда, когда подаётся сигнал на вход, этот логический элемент сразу меняет значение выхода, а не ждёт определённой тактовой частоты. Для тех, кто умеет создавать близкие к идеальным схемы, триггеры будут весьма полезны. Синхронные имеют не только информационные входы, у них также есть отдельный вход для подачи тактового сигнала. И именно к ним относится D-триггер. Он состоит из комбинационных схем (КС) и элементов памяти (ЭП). Из-за того что при наличии тактового сигнала вся работа ориентируется на один такт, триггеры и разделили на синхронные и асинхронные устройства. Но конструктивная разница на этом не исчерпывается. Так, именно благодаря тактовому сигналу, его воздействию, можно полностью исключать из внимания переходные процессы, что позволяет, в свою очередь, облегчить работу с электроникой. Именно поэтому синхронный D-триггер является более популярным и используемым на практике. Даже пример, который был приведён в начале статьи, подразумевал его использование.
Статические D-триггеры
В RS-триггерах для записи логического нуля и логической единицы требуются разные входы, что не всегда удобно. При
записи и хранении данных один бит может принимать значение, как нуля, так и единицы. Для его передачи достаточно одного
провода. Как мы уже видели ранее, сигналы установки и сброса триггера не могут появляться одновременно, поэтому можно
объединить эти входы при помощи инвертора, как показано на рисунке 7.
Такой триггер получил название D триггер. Название происходит от
английского слова delay — задержка. Конкретное значение задержки определяется частотой следования импульсов
синхронизации. Условно-графическое обозначение статического D триггера на принципиальных схемах приведено на
рисунке 8.
Таблица истинности D триггера достаточно проста, она приведена в таблице 3. Как видно из этой таблицы,
данный триггер способен запоминать двоичный сигнал по синхросигналу и хранить один бит двоичной информации.
| С | D | Q(t) | Q(t+1) | Пояснения |
| x | Режим хранения информации | |||
| x | 1 | 1 | ||
| 1 | x | Режим записи информации | ||
| 1 | 1 | x | 1 |
Нужно отметить, что отдельный инвертор при реализации триггера на ТТЛ элементах не нужен, так как самый распространённый
логический элемент ТТЛ микросхем — это «2И-НЕ». Принципиальная схема D триггера на элементах 2И-НЕ приведена
на рисунке 9.
Ещё проще реализуется D триггер на КМОП логических элементах.
В КМОП микросхемах вместо логических элементов «И» используются обычные
транзисторные ключи. Схема D триггера приведена на рисунке 10.
При подаче высокого уровня синхросигнала C транзистор VT1 открывается и обеспечивает передачу сигнала с входа D на
инверсный выход Q через инвертор D1. Транзистор VT2 при этом закрыт и отключает второй инвертор, собранный на транзисторах
VT2 и VT3. При подаче низкого потенциала на вход C включается второй инвертор, который вместе с инвертором D1 и образует
триггер.
Во всех рассмотренных ранее схемах синхронных триггеров синхросигнал работает по уровню, поэтому триггеры называются
триггерами, работающими по уровню, или статическими триггерами. Ещё одно название таких триггеров, пришедшее из иностранной
литературы — триггеры-защёлки. Легче всего объяснить происхождение этого названия по временной диаграмме сигналов,
приведенной на рисунке 11.
По этой временной диаграмме видно, что триггер-защелка хранит данные на выходе только при нулевом уровне на входе
синхронизации. Если же на вход синхронизации подать активный высокий уровень, то напряжение на выходе триггера будет
повторять напряжение, подаваемое на его вход.
Входное напряжение запоминается только в момент изменения уровня напряжения на входе синхронизации C с высокого
уровня на низкий уровень. Входные данные как бы «защелкиваются» в этот момент, отсюда и название —
триггер-защелка.
RS — триггер
Первым будет рассмотрен RS-триггер. Его условное обозначение приведено на рисунке 1.
Рис. 1.1. RS-триггер с прямыми информационными входами.
S (SET) — вход установки значения 1. R (RESET) — вход сброса (установки значения 0). Входы прямые — активны при подачи логической единицы, неактивны при подаче логического нуля.
Логика работы RS-триггера:
- S=0 R=0 — режим хранения информации (выходы не меняются, Q(t+1)=Q(t) )
- S=1 R=1 — режим записи единицы ( Q(t+1)=1 )
- S=0 R=1 — режим записи нуля ( Q(t+1)=0 )
- S=1 R=1 — запрещенная комбинация (оба входа активны). Значение Q зависит от реализации триггера (не определено в общем случае). Значение перехода из запрещенного состояния Q(t) в Q(t+1) тоже зависит от реализации.
RS — триггер с инверсными входами (рис. 2) работает аналогично, только входы становятся активны при подаче логического нуля, а неактивны при подаче единицы.
Рис. 1.2. RS-триггер с инверсными информационными входами.
Классическая реализация RS-триггера
Классической является реализация RS-триггера на элементах «ИЛИ-НЕ» (рис 3.):
Рис. 1.3. Классическая реализация RS-триггера.
Таблица истинности:
| S | R | Q(t) | Q(t+1) | no Q(t+1) | Описание |
| 1 | режим хранения нуля | ||||
| 1 | 1 | режим хранения единицы | |||
| 1 | 1 | установка в состояние 1 | |||
| 1 | 1 | 1 | режим хранения 1 | ||
| 1 | 1 | режим хранения нуля | |||
| 1 | 1 | 1 | сброс в ноль | ||
| 1 | 1 | запрещено | |||
| 1 | 1 | 1 | запрещено |
Когда оба входа активны, то Q=Q¯={\displaystyle Q={\overline {Q}}=0}. Но, по определению, они противоположны ⇒R=S=1⇒{\displaystyle \Rightarrow R=S=1\Rightarrow } запрещенное состояние, но оно однозначно определено. Эта особенность используется для ускорения переключения схемы.
Временные диаграммы RS-триггера
Будем считать, что в триггере записано значение «0», попробуем записать «1» (рис. 4).
Рис. 1.4. Временные диаграммы RS-триггера.
Если объединить входы R и S триггера, то выход будет определяться тем, какой из элементов сработает раньше («генератор случайных чисел»). Схема и временные диаграммы такого подключения приведены на рисунке 5.
Рис. 1.5. Использование RS-триггера в качестве генератора случайных чисел.
Рис. 1.6. Временные диаграммы
Другая реализация RS-триггера
Также RS-триггер можно реализовать на базе элеметов «И-НЕ» (рис. 6). Входы у такой реализации — инверсные.
Рис. 1.7. Реализация RS-триггера на базе элементов «И-НЕ».
Принцип работы
Умная розетка с wi fi управлением
Во всех схемах имеет значение длительность рабочих реакций, которая определяет время записи (стирания). Определенное значение имеет помехоустойчивость. В следующих разделах рабочие процессы рассмотрены подробно.
Элементы с управлением по уровню
В этом варианте изменение состояния происходит только при высоком уровне синхронизирующего сигнала. При соответствующем положении устройство копирует изменения на входе с небольшой технологической задержкой. Если на С – ноль, реакция на выходе отсутствует.
Временная диаграмма для управления триггером по уровню
Элементы с управлением по фронту
В соответствии с названием, здесь реализована схема управления по фронту (переднему и заднему). С помощью временной диаграммы можно рассмотреть рабочие циклы внимательно.
Изменение состояния при разных информационных (управляющих) сигналах
Допустим, что для управления выбран передний фронт. При С=0 состояние триггера не изменяется, вне зависимости от информационных сигналов, – одновременно с прохождением переднего фронта записывается аналогичное уровню D. В данном примере – единица. Следующие изменения происходят по такому же алгоритму.
Чтобы расширить базовую функциональность, устройство дополняют представленными выше сервисными входами (R и S). С их помощью состояние устанавливают произвольным образом (1 или 0) в любой нужный момент. Разумеется, для выполнения таких действий понадобятся дополнительные элементы управления.
К сведению. В этом варианте не имеет значения длительность управляющего сигнала. Для функционирования схемы его можно подать с применением инвертора в противофазе на два триггера Д типа, соединенные последовательно. Такое решение будет сопровождаться изменением состояния по заднему фронту (спаду).
Условные обозначения Д триггеров на схеме
Стандарты:
- Т – триггер;
- D – информационный вход;
- C (треугольник) – синхронизация;
- S и R – входы для принудительного перевода состояния в ноль или единицу.
Условно графическое обозначение (УГО) двух последовательно подключенных триггеров
При работе с цифровыми схемами, кроме основных логических функций, надо учитывать базовые принципы радиотехники. Для поддержания хорошей работоспособности необходимо качественное электропитание
Особое внимание уделяют минимизации паразитных переходных процессов, защите от внешних неблагоприятных воздействий. Уменьшает количество сбоев эффективная защита от электромагнитных помех
Принцип работы
Устаревшие элементы учёта затраченной электроэнергии
Во всех схемах имеет значение длительность рабочих реакций, которая определяет время записи (стирания). Определенное значение имеет помехоустойчивость. В следующих разделах рабочие процессы рассмотрены подробно.
Элементы с управлением по уровню
В этом варианте изменение состояния происходит только при высоком уровне синхронизирующего сигнала. При соответствующем положении устройство копирует изменения на входе с небольшой технологической задержкой. Если на С – ноль, реакция на выходе отсутствует.
Временная диаграмма для управления триггером по уровню
Элементы с управлением по фронту
В соответствии с названием, здесь реализована схема управления по фронту (переднему и заднему). С помощью временной диаграммы можно рассмотреть рабочие циклы внимательно.
Изменение состояния при разных информационных (управляющих) сигналах
Допустим, что для управления выбран передний фронт. При С=0 состояние триггера не изменяется, вне зависимости от информационных сигналов, – одновременно с прохождением переднего фронта записывается аналогичное уровню D. В данном примере – единица. Следующие изменения происходят по такому же алгоритму.
Чтобы расширить базовую функциональность, устройство дополняют представленными выше сервисными входами (R и S). С их помощью состояние устанавливают произвольным образом (1 или 0) в любой нужный момент. Разумеется, для выполнения таких действий понадобятся дополнительные элементы управления.
К сведению. В этом варианте не имеет значения длительность управляющего сигнала. Для функционирования схемы его можно подать с применением инвертора в противофазе на два триггера Д типа, соединенные последовательно. Такое решение будет сопровождаться изменением состояния по заднему фронту (спаду).
Триггер Шмитта на транзисторах
Триггер Шмитта на транзисторах, так же как и триггер Шмитта на ОУ, является системой двух устойчивых состояний, переход которого из одного состояния в другое связан с амплитудой запускающего импульса.
Подобные триггеры широко используются, в вычислительной технике и всевозможных промышленных приборах, где нужно менять форму сигнала, преобразовывать прямоугольные импульсы из синусоиды колебаний и регистрировать завышение сигнала определенного порога. Стандартная схема триггера Шмитта на двух биполярных транзисторах n-p-n приводится ниже.
Для правильного уяснения работы триггера Шмитта сперва допустим, что на входе транзистора VT1 нет сигнала. Сопротивления R1, R2 и R3, подключены к минусу и плюсу питания, и создают своеобразный делитель напряжения. По отношению к эмиттеру транзистора VT2, падение напряжения на сопротивлении R3 окажется положительным, по причине этого данный транзистор будет открыт.
От источника питания на коллектор транзистора VT2 через резистор R4 идет положительный потенциал. Когда транзистор открыт, ток эмиттера, протекающий через R4, создает на нем падение напряжения. Сквозь вторичную обмотку трансформатора Тр1, имеющего малое сопротивление, потенциал на резисторе R5 оказывается между базой и эмиттером VT1 и формирует обратное смещение на переходе Б-Э. В связи с этим VT1 закрыт. Данное устойчивое состояние схемы Шмитта является одним из двух вероятных состояний.
Электрический паяльник с регулировкой температуры
Мощность: 60/80 Вт, температура: 200’C-450’C, высококачествен…
Подробнее
Вследствие падения напряжения на R4 по причине протекания через него тока, потенциал коллектора VT2 будет намного ниже напряжения питания. При поступлении на вход сигнала, он не окажет никакого воздействия на устойчивость триггера Шмитта, если его амплитуда будет меньше напряжения смещения между эмиттером и базой транзистора VT1, идущего с сопротивления R5.
В том случае если входной сигнал будет по амплитуде больше этого смещения, то произойдет открытие VT1. Из-за снижения потенциала на коллекторе VT1 снижается смещение на базе VT2, и в итоге его эмиттерный ток также снизится.
Из-за этого снизится падение напряжения на сопротивлении R5, а смещение на базе VT1 увеличится и инициирует последующий рост тока через VT1. Падение напряжения на R1 также значительно повысится, что в свою очередь уменьшит смещение на базе VT2 и снизит падения напряжения на R5. Этот алгоритм будет длиться до тех пор, пока VT1 до конца не откроется, а транзистор VT2, не закроется.
Как только ток коллектора VT2 достигнет нуля и на сопротивлении R4 начнет падать напряжение, потенциал же на его коллекторе станет увеличиваться, который пройдя через конденсатор С2 становится выходным сигналом.
Величина и форма сигнала на выходе триггера Шмитта находятся в прямой зависимости от постоянной времени (R4+Rн)C2 и сопротивления нагрузки Rн. Устойчивое положение, которое отвечает закрытому транзистору VT2 и открытому VT1, является вторым состоянием триггера Шмитта, и оно длится, пока есть входной сигнал. И как только входной сигнал пропадет, триггер Шмитта переходит в первоначальное состояние.
Если постоянная времени (R4+Rн)С2 существенно превышает продолжительность входного сигнала, то амплитуда сигнала на выходе триггера Шмитта практически оказывается стабильной, без изменений.
Виды и классификация
Для работы устройства на вход необходимо подать внешний сигнал, называемый установочным. Форма напряжения, приводящая к появлению логической единицы на выходе триггера, обозначается латинской буквой S (установка), а появлению ноля — R (сброс). Состояние устройства определяется по прямому входу. Для элемента ИЛИ-НЕ активным уровнем считается единица, а И-НЕ — ноль. Одновременная подача R и S приведёт к неопределённому неустойчивому состоянию.
Такой принцип используется для построения элемента памяти. Поэтому все триггеры классифицируются по способу записи информации на асинхронные и синхронные. Первые разделяются по способу управления, а вторые по виду переключения и могут быть одно- или двухступенчатыми. Устройства, зависящие от уровня сигнала, называются триггерами статического управления, а от фронта — динамического.
По типу работы логики триггеры могут быть:
- RS — состоящими из двух входов;
- D — имеющих один информационный вход и схему задержки;
- T — инвертирующих сигнал каждый раз при подаче импульса напряжения на вход;
- JK — универсальными, допускающими одновременную подачу на свои выводы R и S сигналов;
- комбинированными — совмещающими несколько устройств, например, RST-триггер.
RS-триггеры
Логические устройства вычислительной техники
Что же такое RS-триггеры? В моем понимании — это устройства, которые могут принимать одно из двух состояний. На основании этого можно сделать вывод, что этот логический элемент может хранить один бит информации (грубо говоря, ноль или единицу). Существуют некоторые типы данного вида RS-триггеров. Давайте рассмотрим один из них:
Асинхронный RS-триггер
Имеет два входа “R» и «S” и два выхода, как правило это “Q” и “не Q” (т.е. инверсный) . Лично я запомнил, какой элемент для чего, после того, когда узнал, что R – это “RESET” (что означает “сброс”) и “S” – это “SET” (что означает установка)
Принимая во внимание изложенную информацию можно указать, что при подаче сигнала (единица) на “S” на выходе “Q” устанавливается единица, а при подаче единицы на “R” приводит к сбросу единицы на выходе “Q” и установки на нем нуля. Рассмотрим работу на базе элементов “2ИЛИ-НЕ” и “2И-НЕ”
Для этого используем графическое изображение этих элементов.
Итак, разберем принцип работы RS-триггера на базе элементов “2ИЛИ-НЕ”. В начальном положении, когда на R и S отсутствуют сигналы (логический “0”), на выходе “Q” присутствует также “0” или “1” – это исходное состояние. Выглядит это так:
Далее подадим на “S” логическуюединицу и получим на выходе “Q” также единицу. Будет выглядеть это так.
Следующим шагом подадим логическую единицу на “R” и уже на “Q” получим “0”. Изобразим это на рисунке.
Более наглядную работу RS-триггера на элементах 2ИЛИ-НЕ можно продемонстрировать, изобразив таблицу истинности. Вот так она выглядит.
Сейчас рассмотрим работу на элементах 2И-НЕ. Выглядит она аналогично, как и на элементах 2ИЛИ-НЕ с той лишь разницей, что активным уровнем является не “1”как в предыдущем случае, а “0”. Убедимся в этом, используя рисунок и таблицу истинности.
Асинхронным триггерам свойственно такое явление как присутствие “гонок”, что это? Это не одновременное или даже не согласованное по времени поступление информации на входы. Это приводит к наложению одного сигнала на другой. Чем это вызвано? А вызвано это разным временем быстродействия элементов, через которые проходит сигнал, прежде чем попасть на входы триггера, в данном случае на “R” или “S”. Покажем это явление на диаграмме.
Чтобы избавиться от этого явления, был придуман вариант подачи синхросигнала и асинхронный триггер превратился в синхронный.
Синхронные RS–триггеры
Этот вид логического устройства отличается от рассмотренного выше тем, что у него помимо входов “R” и “S” присутствует и третий “C”, на который подаются синхроимпульсы. Без этих импульсов информация на “R” и ”S” восприниматься не будет. Схему синхронного RS–триггера и диаграмму работы изобразим графически.
Из диаграммы видно, что в данном случае срабатывание происходит по переднему фронту (но бывает и по спаду) синхроимпульса.
Передний фронт синхроимпульса – это участок прямоугольного импульса, где происходит его возрастание.
Спад синхроимпульса – это участок спада синхроимпульса.
Именно здесь сделаем небольшое отступление и укажем, что бывают триггеры динамические и статические и соответственно со статическим и динамическим управлением. Чем они отличаются? Объясним максимально просто.
Динамические триггеры – на выходах, которых присутствуют либо непрерывная последовательность импульсов определенной частоты, либо ее отсутствие. (Напоминает управляемый генератор).
Статические триггеры– на выходах которых присутствуют неизменный уровень напряжения, либо его отсутствие.
Со статическим управлением – восприятие сигналов на информационных входах происходит только при подаче на “С” логической единицы (логического нуля).
С динамическим управлением – восприятие сигналов на информационных входах происходят в моменты перепада сигнала на “С”(Передний фронт синхроимпульса или спад синхроимпульса).
Если логические функции входов зависят от его выходов, то целесообразно использовать более рациональную конструкцию элементов.
Регистры на триггерах
Так как один переключатель является однобитовой ячейкой памяти, то, чтобы сохранить несколько бит, нужно увеличить количество единичных хранилищ. Цепочка из таких ячеек носит названия регистра. Регистр позволяет временно хранить цифровые данные двоичных разрядов. Количество разрядов зависит от количества однобитовых ячеек.
Схема 4-х разрядного регистра сдвига на триггерах
Использование элементарных электронных цифровых устройств – триггеров, позволяет составлять сложные схемы управления логическими устройствами. Одна элементарная защёлка памяти своим бистабильным состоянием помогает осуществлять самые сложные схемные решения.
Принцип работы триггера
Перед тем как приступать к рассказу о применении этого устройства, необходимо объяснить, как работает D-триггер. Принцип работы такой: когда приходит импульс синхронизации на вход С, то устройство начинает активно работать. Информация, полученная им, сохранится даже после прекращения подачи импульсов и десинхронизации сигнала, приходящего на порт С. Поскольку информация будет сохраняться до прихода ещё одного импульса, который всё поменяет, то второе название, полученное этим устройством – триггер с запоминанием информации. Организовать работу модели D можно с любых (теоретически) моделей JK или RS, если к ним подавать взаимно инверсные сигналы, причем подавать одновременно.
Схема реализации d-триггера
В отличие от схем RS, данные устройства управляются с применением одного информационного входа. Это удобно, так как в двоичной системе один бит принимает только два значения (ноль или единицу). Кроме экономии проводников, такое решение помогает изменять задержку с применением регулировок частоты синхронизирующего сигнала.
Схема реализации триггера на транзисторах
Вместо рассмотренных выше ТТЛ элементов для создания аналогичного устройства можно применить типовые транзисторы, созданные с применением КМОП технологии. На картинке изображен d триггер, принцип работы которого представлен ниже:
- при отсутствии сигнала на входе C транзистор VT1 находится в закрытом состоянии, не пропускает ток через полупроводниковый затвор;
- в этом состоянии не имеет значения уровень сигнала на D;
- если подать на С единицу, переход откроется;
- инвертор D1 обеспечит передачу на выход Q сигнала;
- два транзистора VT2 и VT3 образуют второй инвертор, который обеспечивает функционирование схемы в режиме типичного D триггера.
Таким образом, как и при работе с элементарными логическими компонентами, здесь данные состояния сохраняются только при нулевом уровне синхронизирующего сигнала. При увеличении его до уровня открытия полупроводникового перехода информация на входе и выходе будет повторяться с минимальной задержкой.
Для объективного анализа схемотехники надо изучить переходные процессы. Дело в том, что базовые для логических уравнений значения (ноль и единица) не всегда способны физически соответствовать идеальным значениям. Допустим, что управляющий сигнал поступает одновременно со сменой информационного. В этом случае триггер переходит в нестабильное состояние.
Ошибки проявляются в сбоях, когда последующие логические элементы ошибочно воспринимают амплитуду входных сигналов. Подобные ошибки могут блокировать полностью работу вычислительных устройств и другой техники.
Паразитные импульсные помехи образуют шумы в радиочастотном диапазоне. Состояние неопределенности увеличивает временные задержки при прохождении сигналов. Чтобы минимизировать вредное влияние и правильно делать конструкторские расчеты, производители триггеров указывают в сопроводительной документации минимальные допустимые параметры:
- setup time – промежуток перед синхронизирующим импульсом;
- hold time – длительность информационного сигнала.
Оценочный параметр MTBF показывает величину, обратно пропорциональную скорости отказов. Им определяют способность триггеров поддерживать стабильность рабочих процессов.
Назначение, схема и принцип работы JK-триггер
JK-триггер с дополнительными асинхронными инверсными входами S и R
| J | K | Q(t) | Q(t+1) |
JK-триггер работает так же как RS-триггер, с одним лишь исключением: при подаче логической единицы на оба входа J и K состояние выхода триггера изменяется на противоположное. Вход J (от англ. Jump
— прыжок) аналогичен входуS у RS-триггера. Вход K (от англ. Kill — убить) аналогичен входуR у RS-триггера. При подаче единицы на вход J и нуля на вход K выходное состояние триггера становится равным логической единице. А при подаче единицы на вход K и нуля на вход J выходное состояние триггера становится равным логическому нулю. JK-триггер в отличие от RS-триггера не имеет запрещённых состояний на основных входах, однако это никак не помогает при нарушении правил разработки логических схем. На практике применяются только синхронные JK-триггеры, то есть состояния основных входов J и Kучитываются только в момент тактирования, например по положительному фронтуимпульса на входе синхронизации. На базе JK-триггера возможно построить D-триггер или Т-триггер. Как можно видеть в таблице истинности JK-триггера, он переходит в инверсное состояние каждый раз при одновременной подаче на входы J и Kлогической 1. Это свойство позволяет создать на базе JK-триггера Т-триггер, объединив входы J и К.
Алгоритм функционирования JK-триггера можно представить формулой
Условное графическое обозначение JK-триггера со статическим входом С
Назначение, схема и принцип работы счетчиков импульсов.
Электронный счетчик импульсов предназначен для подсчета количества импульсов, поступающих с измерительных датчиков на счетные входы (или один счетный вход) счетчика импульсов и пересчета их в требуемые физические единицы измерения путем умножения на заданный множитель (например, в метры, литры, штуки, килограммы и т. д.); подсчета суммарной выработки за смену, сутки, неделю, месяц и т. д.; управления исполнительными механизмами одним или несколькими дискретными выходами (чаще всего, в счетчиках импульсов в качестве дискретного выхода используется реле или оптопара).
Как правило, в качестве датчика применяется механический прерыватель илииндуктивный датчик (бесконтактный датчик) или энкодер.
Электронные счетчики импульсов могут иметь высокую степень защиты IP (степень защиты оболочки) от пыли и воды (например, IP65).
Счетчик импульсов (некоторые модели) может иметь встроенную функцию тахометра илирасходомера.
Электронные счетчики импульсов сохраняют результат измерений при исчезновении напряжения питания в течение неограниченного периода времени в энергонезависимой памяти (EEPROM). После возврата напряжения питания счет импульсов продолжается, начиная с сохраненного значения; некоторые модели счетчиков импульсов индицируют факт пропадания напряжения питания во время работы.
Некоторые модели имеют интерфейс для подключения к сети или компьютеру (например, RS485, RS232, CAN), а также аналоговый выход ЦАП, который может быть использован как для передачи информации другим контрольно-измерительным приборам управления исполнительными механизмами (например, электроприводом).
Кроме того, счётчики импульсов классифицируют по направлению счета (режиму работы):
суммирующие счетчики импульсов;
вычитающие счетчики импульсов;
реверсивные счетчики импульсов.
Импульсы от энкодера с определением направления вращения
Реверсивные счетчики импульсов чаще всего используются при работе с 2-х канальнымиэнкодерами или с двумя индуктивными датчиками, при этом:
автоматически счетчиком импульсов определяется направление вращения энкодера;
происходит увеличение в 4 раза разрешающей способности энкодера, то есть 1 полный импульс c энкодера счетчик импульсов превращает в 4 инкремента (см. рис. поясняющий работу счетчика импульсов в реверсивном режиме).
Краткие теоретические сведения
Триггеры предназначены для запоминания двоичной информации. Использование триггеров позволяет реализовывать устройства оперативной памяти (то есть памяти, информация в которой хранится только на время вычислений).
Однако триггеры могут использоваться и для построения некоторых цифровых устройств с памятью, таких как счётчики, преобразователи последовательного кода в параллельный или цифровые линии задержки.
RS-триггер
Основным триггером, на котором базируются все остальные триггеры является RS-триггер. RS-триггер имеет два логических входа:
- R – установка 0 (от слова reset);
- S – установка 1 (от слова set).
RS-триггер имеет два выхода:
- Q – прямой;
- Q- обратный (инверсный).
Состояние триггера определяется состоянием прямого выхода. Простейший RS-триггер состоит из двух логических элементов, охваченных перекрёстной положительной обратной связью.
Рассмотрим работу триггера:
Пусть R=0, S=1. Нижний логический элемент выполняет логическую функцию ИЛИ-НЕ, т.е. 1 на любом его входе приводит к тому, что на его выходе будет логический ноль Q=0. На выходе Q будет 1 (Q=1), т.к. на оба входа верхнего элемента поданы нули (один ноль – со входа R, другой – с выхода ). Триггер находится в единичном состоянии. Если теперь убрать сигнал установки (R=0, S=0), на выходе ситуация не изменится, т.к. несмотря на то, что на нижний вход нижнего логического элемента будет поступать 0, на его верхний вход поступает 1 с выхода верхнего логического элемента.
Будет интересно Что такое электрическое поле: объяснение простыми словам
Триггер будет находиться в единичном состоянии, пока на вход R не поступит сигнал сброса. Пусть теперь R=1, S=0. Тогда Q=0, а =1. Триггер переключился в “0”. Если после этого убрать сигнал сброса (R=0, S=0), то все равно триггер не изменит своего состояния. Для описания работы триггера используют таблицу состояний (переходов). Обозначим:
- Q(t) – состояние триггера до поступления управляющих сигналов (изменения на входах R и S);
- Q(t+1) – состояние триггера после изменения на входах R и S.
Таблица переходов RS триггера в базисе ИЛИ-НЕ
| R | S | Q(t) | Q(t+1) | Пояснения |
| Режим хранения информации R=S=0 | ||||
| 1 | 1 | |||
| 1 | 1 | Режим установки единицы S=1 | ||
| 1 | 1 | 1 | ||
| 1 | Режим установки нуля R=1 | |||
| 1 | 1 | |||
| 1 | 1 | * | R=S=1 запрещённая комбинация | |
| 1 | 1 | 1 | * |
RS-триггер можно построить и на элементах “И-НЕ” (рисунок 2.2).
Входы R и S инверсные (активный уровень “0”). Переход (переключение) этого триггера из одного состояния в другое происходит при установке на одном из входов “0”. Комбинация R=S=0 является запрещённой.
Таблица переходов RS триггера в базисе “2И-НЕ”
| R | S | Q(t) | Q(t+1) | Пояснения |
| * | R=S=0 запрещённая комбинация | |||
| 1 | * | |||
| 1 | Режим установки нуля R=0 | |||
| 1 | 1 | |||
| 1 | 1 | Режим установки единицы S=0 | ||
| 1 | 1 | 1 | ||
| 1 | 1 | Режим хранения информации R=S=1 | ||
| 1 | 1 | 1 | 1 |
Синхронный RS-триггер
Схема RS-триггера позволяет запоминать состояние логической схемы, но так как при изменении входных сигналов может возникать переходный процесс (в цифровых схемах этот процесс называется “опасные гонки”), то запоминать состояния логической схемы нужно только в определённые моменты времени, когда все переходные процессы закончены, и сигнал на выходе комбинационной схемы соответствует выполняемой ею функции. Это означает, что большинство цифровых схем требуют сигнала синхронизации (тактового сигнала).
Все переходные процессы в комбинационной логической схеме должны закончиться за время периода синхросигнала, подаваемого на входы триггеров. Триггеры, запоминающие входные сигналы только в момент времени, определяемый сигналом синхронизации, называются синхронными. Принципиальная схема синхронного RS триггера приведена.
Таблица переходов синхронного RS-триггера
| R | S | C | Q(t) | Q(t+1) | Пояснения |
| 1 | Режим хранения информации R = S = 0 | ||||
| 1 | 1 | 1 | |||
| 1 | 1 | 1 | Режим установки единицы S =1 | ||
| 1 | 1 | 1 | 1 | ||
| 1 | 1 | Режим установки нуля R=1 | |||
| 1 | 1 | 1 | |||
| 1 | 1 | 1 | * | R = S = 1 запрещённая комбинация | |
| 1 | 1 | 1 | 1 | * |
В таблице 2.3. под сигналом С подразумевается синхроимпульс. Без синхроимпульса синхронный RS триггер сохраняет своё состояние.
