Асинхронный r-s триггер на элементах "и-не" и "или-не"

D триггеры, работающие по фронту.

Фронт сигнала синхронизации, в отличие от высокого (или низкого) потенциала, не может длиться продолжительное время.
В идеале длительность фронта равна нулю. Поэтому в триггере, запоминающем входную информацию по фронту не нужно предъявлять
требования к длительности тактового сигнала.

Триггер, запоминающий входную информацию по фронту, может быть построен из двух триггеров, работающих по потенциалу.
Сигнал синхронизации будем подавать на эти триггеры в противофазе. Схема такого триггера приведена на рисунке 15.

Рассмотрим работу схемы динамического триггера, приведенной на рисунке 15 подробнее. Для этого воспользуемся
временными диаграммами, показанными на рисунке 13. На этих временных диаграммах обозначение Q΄ соответствует
сигналу на выходе первого триггера. Так как на вход синхронизации второго триггера тактовый сигнал поступает через
инвертор, то когда первый триггер находится в режиме хранения, второй триггер пропускает сигнал на выход схемы. И
наоборот, когда первый триггер пропускает сигнал с входа схемы на свой выход, второй триггер находится в режиме
хранения.

В результате проведённого анализа временных диаграмм мы определили, что сигнал в схеме, приведенной на рисунке 15
запоминается только в момент изменения сигнала на синхронизирующем входе «C» с единичного потенциала на нулевой.

Динамические D триггеры выпускаются в виде готовых микросхем или входят в виде готовых блоков в составе больших
интегральных схем, таких как базовый матричный кристалл (БМК) или программируемых логических интегральных схем (ПЛИС).

Условно-графическое обозначение D триггера, запоминающего информацию по фронту тактового сигнала,
приведено на рисунке 12.

То, что триггер запоминает входной сигнал по фронту, отображается на условно-графическом обозначении треугольником,
изображённым на выводе входа синхронизации. То, что внутри этого триггера находится два триггера, отображается в среднем
поле условно-графического изображения двойной буквой T.

Иногда при изображении динамического входа указывают, по какому фронту триггер (или триггеры) изменяет своё состояние.
В этом случае используется обозначение входа, как это показано на рисунке 18.

Рисунок 18. Обозначение динамических входов

На рисунке 18 а обозначен динамический вход, работающий по переднему (нарастающему) фронту сигнала. На рисунке 18 б
обозначен динамический вход, работающий по заднему (спадающему) фронту сигнала.

Промышленностью выпускаются готовые микросхемы, содержащие динамические триггеры. В качестве примера можно назвать
микросхему 1533ТМ2. В этой микросхеме содержится сразу два динамических триггера. Они изменяют своё состояние по
переднему фронту сигнала синхронизации.

Дата последнего обновления файла
09.03.2020

Ступенчатый D-триггер

Классическая схема ступенчатого D-триггера представлена на рисунке 8.1.

Рис. 8.1. Разработка ступенчатого D-триггера.

Состоит из трех асинхронных RS-триггеров (состоят из D1-D2, D3-D4, D5-D6 соответственно). Первую ступень образуют два триггера: (D1-D2) и (D3-D4), а вторая образуется, соответственно, на базе *D5-D6).

T3{\displaystyle T_{3}\,} — с инверсными входами (рем хранение — оба значения равны «1»). Если C={\displaystyle C=0\,}, то T2=T3=1{\displaystyle T_{2}=T_{3}=1\,}, то есть при C=T3=1{\displaystyle C=0T_{3}=1\,}, а при C=1{\displaystyle C=1\,} T3{\displaystyle T_{3}\,} определяется тем, что подается на вход D.

При C=,D={\displaystyle C=0,D=0\,} в T1{\displaystyle T_{1}\,} записывается некоторое значение, а T2{\displaystyle T_{2}\,} находится в запрещенном состоянии (две «1»).

Если при C=1{\displaystyle C=1\,} T2=1{\displaystyle T_{2}=1\,} и T3={\displaystyle T_{3}=0\,}, то произойдет переход в режим записи и проихойдет запись «0» во вторую ступень.

Рассмотрим случай, когда C=,D=1{\displaystyle C=0,D=1\,}. Пусть D4={\displaystyle D4=0\,}, вход D4={\displaystyle D4=0\,}, тогда D1=1{\displaystyle D1=1\,}, можно наблюдать противоположную картину: T2{\displaystyle T_{2}\,} находится в режиме записи значения, а T1{\displaystyle T_{1}\,} — в запрещенном состоянии.

Рис. 8.2. Условное обозначение ступенчатого D-триггера.

При переключении C из «0» в «1» на D3 происходит то же изменение, что и на D2 — переход из 1 в 0. Тогда T3{\displaystyle T_{3}\,} находится в режиме записи логической единицы:

()Q→1{\displaystyle (0)Q\rightarrow 1}
(1)Q¯→{\displaystyle (1){\bar {Q}}\rightarrow 0}

При C=1{\displaystyle C=1\,} значение на входе D поменяется: 1→{\displaystyle 1\rightarrow 0\,}, выход D4 установится в значение логической «1», поэтому D1{\displaystyle D1\,} станет равным 1 (его значение на выходе не меняется, на D2 — то же самое (только там — логический 0), поэтому значение на выходе D3 не меняется за счет D1 и D2).

При C=1{\displaystyle C=1\,} значение на входе D изменяется в порядке 1→→1{\displaystyle 1\rightarrow 0\rightarrow 1\,}, значение D3 меняться не будет. Следовательно, при C={\displaystyle C=0\,} на выходе значение не будет меняться, при C=1{\displaystyle C=1\,} значение навыходе тоже не меняется. Таким образом, запись производится при переключении с 0 на 1 (по фронту).

Первый триггер — для фиксации того, что хотим записать «0»;
Второй триггер — для фиксации того, что хотим записать «1».

В итоге, при C→1{\displaystyle C:0\rightarrow 1} происходит запись, то есть переключение в другое состояние (или в запрещенное состояние).

Рис. 8.3. Преобразование ступенчатого D-триггера в универсальный.

Рис. 8.4. Условное графическое обозначение универсального D-триггера.

Можно сделать из данного триггера универсальный (рис 8.3). Для этого необходимо добавить асинхронные входы во вторую и первую ступени (для того, чтобы не получать запрещенное состояние только при наличии (1)S¯{\displaystyle (1){\bar {S}}} и (1)R¯{\displaystyle (1){\bar {R}}} во второй ступени). Устанавливаем (1)S¯{\displaystyle (1){\bar {S}}} и (1)R¯{\displaystyle (1){\bar {R}}} на D1 и D4, чтобы не изменять выход в режиме хранения (при C={\displaystyle C=0\,} — на D2 и D3). Условное изображение полученного триггера приведено на рисунке 8.4.

Использование

Все выше описанные разновидности триггеров используются только в простейших электронных схемах контроля. Способность устройств к синхронизации и удерживанию сигнала используется в технике для взаимодействия с простейшими таймерами. Большая доля использования приходится для стабилизации работы механических кнопок и клавиш. Эти устройства испытывают эффект дребезга контактов. Например, при включении электрических двигателей. Дребезг контактов становится причиной появления сигналов с высокой частотой взаимодействия. Триггеры выравнивают и сглаживают этот эффект.

В персональных компьютерах простые триггеры не используются. Причина заключается в малом операционном объеме памяти. Устройство обладает только ячейкой емкостью 1 бит, что очень мало для сложной вычислительной техники.

Что такое тригеры —кратко

Термин триггер происходит от английского слова trigger — защёлка, спусковой крючок. Для обозначения этой схемы в английском языке чаще употребляется термин flip-flop, что в переводе означает “хлопанье”. Это звукоподражательное название электронной схемы указывает на её способность почти мгновенно переходить (“перебрасываться”) из одного электрического состояния в другое и наоборот.

Самый распространённый тип триггера — так называемый RS-триггер (S и R, соответственно, от английских set — установка, и reset — сброс). Условное обозначение триггера — на рис. 5.6.

Он имеет два симметричных входа S и R и два симметричных выхода Q и , причем выходной сигнал Q является логическим отрицанием сигнала . На каждый из двух входов S и R могут подаваться входные сигналы в виде кратковременных импульсов ( ). Наличие импульса на входе будем считать единицей, а его отсутствие — нулем. На рис. 5.7 показана реализация триггера с помощью вентилей ИЛИ—НЕ и соответствующая таблица истинности.

S	R	Q
запрещено
1	1
1	1
1	1	хранение бита

Проанализируем возможные комбинации значений входов R и S триггера, используя его схему и таблицу истинности схемы ИЛИ—НЕ (табл. 5.5).

Если на входы триггера подать S=”1″, R=”0″, то (независимо от состояния) на выходе Q верхнего вентиля появится “0”. После этого на входах нижнего вентиля окажется R=”0″, Q=”0″ и выход станет равным “1”.
Точно так же при подаче “0” на вход S и “1” на вход R на выходе появится “0”, а на Q — “1”.
Если на входы R и S подана логическая “1”, то состояние Q и не меняется.
Подача на оба входа R и S логического “0” может привести к неоднозначному результату, поэтому эта комбинация входных сигналов запрещена.

Поскольку один триггер может запомнить только один разряд двоичного кода, то для запоминания байта нужно 8 триггеров, для запоминания килобайта, соответственно, 8 х 210 = 8192 триггеров. Современные микросхемы памяти содержат миллионы триггеров.

Двухступенчатые триггеры

Короткие импульсы синхронизации (менее времени срабатывания триггера) не совсем удобны для управления триггерами. Как вариант модернизации существуют двухступенчатые триггеры. Они реагируют на смену значения на входе синхронизации (фронт:0-1, либо спад:1-0).

В основе — RS триггер.

Рис. 6.1. Общий вид двухступенчатых триггеров.

Перезапись из первой во вторую ступень происходит при смене значения входа синхронизации.

1-я ступень — ведущая (master).
2-я ступень — ведомая (slave).

Двухступенчатый синхронный RS-триггер

Рис. 6.2. Схема двухступенчатого синхронного RS-триггера.

Запись происходит по спаду (изменение с 1 до 0). Основа — два обычных RS-триггера. Запись в первый триггер происходит при С=1 (второй триггер в это время в режиме хранения). При смене значения С на С=0 происходит запись значений из первого триггера во второй. Таким образом запись происходит по спаду сигнала синхронизации С (это обозначается наклонной чертой на входе синхронизации в обозначении триггера на схеме — см. рис 6.3).

Рис. 6.3. Условное обозначение двухступенчатого синхронного RS-триггера.

Двухступенчатый D-триггер

Рис. 6.4. Схема и условное обозначение двухступенчатого D-триггера.

Логика работы та же что и у RS-триггера. С=1 — запись в первый триггер, С=0 — запись из первого во второй (запись по спаду).

Двухступенчатый JK-триггер

Рис. 6.5. Схема двухступенчатого JK-триггера.

Поведение аналогично предыдущим триггерам кроме состояния J=1 K=1. Рассмотрим это состояние. При J=1K=1{\displaystyle J=1K=1} и C=1{\displaystyle C=1} вознмкает автоколебательный процесс: 0, 1, 0, 1 и т.д. JK-триггер должен переключаться в состояние, противоположное тому, в котором находится 2й триггер, т.е. используются только внутренние обратные связи (ОС).

Для устранения этого недостатка можно модифицировать схему (рис. 6.6)

Рис. 6.6. Схема двухступенчатого JK-триггера (без автоколебательного процесса).

Особенность схемы — наличие глубокой обратной связи (а именно, связи выходов второй ступени со входами первой ступени). В результате в триггер первой ступени записывыаются только значения. противоположные значениям на выходе, поэтому нет колебательного процесса (и генерации случайных чисел заодно).

Двухступенчатые триггеры изменяют свои значения по спаду/фронту синхроимпульса, поэтому длительность импульсов не важна.

Приведенные выше (рис. 6.5 и 6.6) схемы являются базовыми, теперь следует рассмотреть конкретные реализации.

Рис. 6.7. Реализация двухступенчатого JK-триггера на базе элементов «И-НЕ».

D1-D2 — схема управления первой ступенью;
D3-D4 — элементы памяти первой ступени; (D1-D4 в сумме — синхронный RS-триггер)
D5-D6 — схема управления второй ступенью;
D7-D8 — элементы памяти второй ступени; (D5-D8 в сумме — синхронный RS-триггер)

На входы D1 и D2 идет обратная связь с выходов D7, D8. Запись происходит при условии, что на выходах D1 и D2 одновременно присутствуют «1» (запись во вторую ступень). Запись в первую ступень происходит при противоположных значениях на выходах D7, D8. Запись в первую ступень происходит либо при C=1{\displaystyle C=1}, либо при J=K={\displaystyle J=K=0}. Перезапись — при C={\displaystyle C=0} (на выходах D1 и D2 — единицы).

Еще эту схему можно получить на базе RS-триггеров (вывод схемы — на рис. 6.8)

Рис. 6.8. Реализация двухступенчатого JK-триггера на основе RS-триггера (вывод схемы).

Внутреннее устройство триггера

Не вдаваясь в глубину схемотехники триггера, скажу сразу, что простейший триггер представляет собой схему из двух логических элементов, взаимодействуя между собой с помощью положительной обратной связи, которая обеспечивает нахождения выходов триггера в одном их двух логических состояний неограниченное время.

Схема триггерной ячейки на логических элементах (RS триггер).

Схема на рисунке выше представляет простейший триггер (или триггерная ячейка), который имеет два входа и два выхода. Входы триггера реагируют на низкий логический уровень: вход R – сброс (англ. Reset – сброс) и вход S – установка (англ. Set – установка), выходы: прямой Q (англ. Quit – выход) и инверсный –Q.

Как говорилось выше, входы триггера R и S реагируют на низкий логический уровень и сигналы на них должны поступать с некоторой разницей во времени. Опишем работу данной схемы. Когда на обоих входах триггера присутствует низкий логический уровень, то это никак не отразится на уровне напряжения на выходах. Когда на вход S поступит сигнал лог. 1, то на выходах Q будет лог. 0, а на –Q – лог. 1. Если теперь на вход R триггера поступит лог. 1, то выходные сигналы не изменятся. И наконец если изменить уровень сигнала на входе S с высокого на низкий уровень, то на выходе триггера Q будет лог. 1, а на –Q – лог. 0. Таким образом, для данной триггерной ячейки можно составить таблицу истинности.

Таблица истинности триггерной ячейки (RS триггер).

Входы	Выходы
R	S	Q	-Q
Не определено
1	1
1	1	Без изменений
1	1

Схемы с такой таблицей истинности называются RS триггерами. RS триггеры служат основой для многих динамических устройств: делители частоты, счётчики, регистры. Кроме вышеописанного RS триггера существует ещё несколько типов триггеров, которые отличаются методом управления, входными и выходными сигналами. Все современные триггеры объединены в серии цифровых микросхем:

RS триггеры – самый простой и редко используемый триггер, имеет обозначение ТР;
JK триггер – имеет сложное управление, обозначение ТВ;
D триггер – самый распространённый и имеет сложность среднюю, обозначение ТМ;

D триггеры, работающие по фронту.

Обратите внимание, что сигнал на выходе всей схемы в целом не зависит от сигнала на входе «D» схемы. Если первый
триггер пропускает сигнал данных со своего входа на выход, то второй триггер в это время находится в режиме хранения
и поддерживает на выходе предыдущее значение сигнала, то есть сигнал на выходе схемы тоже не может измениться.. В результате проведённого анализа временных диаграмм мы определили, что сигнал в схеме, приведенной на рисунке 15
запоминается только в момент изменения сигнала на синхронизирующем входе «C» с единичного потенциала на нулевой.

Рисунок 18. Обозначение динамических входов

Дата последнего обновления файла
09.03.2020

Динамические и статические триггеры

Динамические устройства представляют собой систему, одно состояние которой (логическая единица) характеризуется наличием на выходе непрерывающейся последовательности импульсов, имеющих определённую частоту. При втором состоянии (логический ноль) отсутствуют выходные импульсы. Изменение состояний проводится с помощью подачи внешнего импульса. Динамический D-триггер из-за необходимости подачи энергии нашел довольно слабое распространение. Статистическими триггерами называют устройства, каждое состояние которых можно характеризовать неизменным уровнем выходного напряжения (можно в учебной литературе встретить фразу «выходными потенциалами»). Для высокого состояние оно будет близким к напряжению питания, для низкого будет сремиться к нулю. Благодаря такому способу представления выходных данных статистические триггеры часто называют потенциальными. Они делятся на две подгруппы, которые различаются по своему практическому значению для любителей электроники:

Несимметрические.
Симметрические.

Своим названием подгруппы обязаны способам организации электрических связей между составляющими элементами схемы. Так, в симметрических триггерах при рассмотрении схемы можно заметить симметрию расположения элементов. В несимметрических устройствах она не наблюдается.

RS-триггер. Принцип работы, функциональные схемы, таблица переходов

Триггер – простейшее устройство, представляющее собой цифровой автомат. Он имеет два состояния устойчивости. Одному из этих состояний присваивается значение «1», а другому — «0». Состояние триггера, а также значение двоичной информации, которая в нем хранится, определяется выходными сигналами: прямым и инверсным. В том случае, когда на прямом выходе установится потенциал, который соответствует логической единице, состояние триггера называется единичным (при этом потенциал на инверсном выходе равен нулю). Если же на прямом выходе нет потенциала, то состояние триггера называется нулевым.

Классифицируют триггеры по следующим признакам:

1. По способу записываемой информации (асинхронные и синхронные).

2. По способу управлением информацией (статистические, динамические, одноступенчатые, многоступенчатые).

3. По способу реализации логических связей (JK-триггер, RS-триггеры, T-тригер, D-триггер и других типов).

Основными параметрами всех типов триггеров являются наибольшее значение длительности входного сигнала, время задержки необходимого для переключения триггера, а также разрешающее время срабатывания.

В этой статье поговорим о таком типе устройств, как RS-триггер. Они бывают двух типов: синхронные и асинхронные.

Асинхронный RS-триггер конструктивно имеет два прямых (R и S) входа. Это устройство функционирует согласно таблице переходов.

Запрещенной для такого триггера является комбинация сигналов на входах устройства, вызывающая состояние неопределенности. Эта комбинация может быть выражена требованием RtSt=0. При минимизации карты Карно выводится закон функционирования триггера, который называют характеристическим уравнением: Q(t+1)=St V R’tQt. При этом RtSt будет равно нулю.

На функциональной схеме изображен RS-триггер асинхронного типа на элементах И-НЕ и во втором исполнении на элементах ИЛИ-НЕ.

Второй тип – синхронный RS-триггер. Такое устройство конструктивно имеет три прямых входа S, R, и C. Отличие триггера синхронного типа от асинхронного заключается в наличии входа синхронизации (С). Он необходим по следующим причинам: ведь на входы устройства (логического элемента) сигналы поступают не всегда одновременно. Это связано с тем, что они проходят через различные типы и количество узлов, которые обладают разной задержкой. Это явление называют «состязанием». В результате таких «состязаний» полученные значения сигналов будут накладываться на предыдущие значения других сигналов. Все это приводит к ложному срабатыванию устройства.

Это явление можно устранить подачей на вход устройства сигналов временного стробирования. А именно: на вход логического элемента, кроме непосредственно информационных сигналов, подаются ключевые синхронизирующие импульсы, к этому моменту информационные входные сигналы успеют зафиксироваться на входах.

Главное условие правильности работы срабатывания логических каскадов в RS-триггере и управляемых ими логических схем – недопустимость одновременного действия сигнала Rt или St, переключающего устройство, и съема информации с выхода Q(t+1) триггера. В связи с этим в потенциальных сериях элементов содержатся только синхронные.

RS-триггер синхронного типа представлен характеристическим уравнением: Q(t+1)=StCt V R’tQt V QtC’t.

На фото изображен RS-триггер синхронного типа на элементах И-НЕ.

Входные логические элементы И-НЕ передают переключающую логическую единицу с информационного входа S или R на необходимые входы асинхронного триггера типа RS с инверсными входами только при условии наличия на синхронном входе (С) сигнала с уровнем логической единицы.